本课题设计要解决的问题

1、学习多次重触发原理及电路设计要求；

2、学习了解CPLD的基本结构和原理；

3、系统硬件电路设计并绘出原理图；

4、设计整个系统的电源管理模块；

5、控制部分设计，主要包括存储器读写控制，A/D转换控制；

6、设计多次重触发模块和负延迟模块并进行仿真验证；

7、整个系统的仿真验证；

8、设计印制板；

9、烧写CPLD，实物验证所设计的存储测试系统。

本课题设计拟采用的研究手段

从模块设计方面来讲，基于CPLD的多次重触发存储测试系统由模拟、数字、控制三部分组成。模拟部分主要是对输入信号进行放大和滤波；数字部分主要是A/D转换和存储；控制部分主要是控制电路时序和工作模式的产生。

全文总结

本文设计的基于CPLD的多次重触发存储测试系统性能较稳定，测量精度较高，能在高冲击等恶劣环境下正常工作，并且满足系统的低功耗、微型化要求，实现不失真采样存储信号。文中详细介绍了CPLD内部控制电路，实现了多次重触发信号的记录，每次记录均有负延迟。最后进行了软件仿真和实物验证，结果证明设计符合要求。

前景展望

该系统能够实时记录多次重触发信号，每次信号的记录均有负延迟，读取数据时，无需程序调整，即可准确复现记录波形，因此存储测试技术在多个瞬态信号的测量中具有广阔前景。

实验验证

通过实验验证该测试系统功能。针对实际的实验情况和软件仿真结果，实验中给测试系统加载8次触发信号，连续采集8次。由于该系统设计最多可以采样64次，如果重触发信号次数未达到64次，需手动给测试仪一个强制读数信号使得仪器采样结束。多次重触发信号8次有效后，手动强制关闭系统使得仪器结束采样，通过上位机软件判断采集到的波形幅值和手动调节的幅值是否对应。若对应，表明系统采样正常。

实验步骤：电路板接通电源，和计算机接上编程读数线，打开编程界面，采用默认设置，编程完成后，拔掉编程读数线，测试仪上电(ON=0)，将电荷校准仪的输出接到测试仪面板上的通道端，设置电荷校准仪的输出波形为正弦波，电荷量为2 000 PC，输出信号，给系统一个触发信号(M_TRI=1)。和计算机连上编程读数线，通过上位机软件读取数据，待数据读取完毕，断开电路板电源。

重复前面的过程几次，每次调节电荷校准仪的输出电荷量为不同值，记录波形幅值。对波形数据进行转换和处理得到实测的电荷量值如表1所示，从表1看出，采集到的波形幅值与调节的顺序一致，系统设计符合要求。