本论文首先概述了HDB3码、FPGA器件、EDA技术以及Modelsim的发展背景，然后简述了Verilog HDL硬件描述语言的发展和它的优点，并且采用Verilog HDL，说明了硬件电路设计的步骤和方法。继而概述了HDB3码的编码规则和译码规则还有它们各自的特征。最后，重点分析了编译码规则，采用Verilog HDL分别阐明了完成编译码器功能的方法。该译码器中除译码电路之外，还有单双极性转换的功能，使HDB3码可以进入FPGA，便于做数字逻辑分析。采用FPGA，使系统可以完成编码和译码的功能。后经过测试及多次硬件调试，达到正确译码的目的，存在一定的延迟。

课题的研究工作

先利用学校图书馆以及网络查阅相关资料，同时分析设计所需完成的任务，深入了解分析在FPGA的基础上对HDB3编译码器的设计，认识到本设计的发展背景和前景，最后依照设计要求想好相应的方案，设计出硬件的基本框架，并在这个基础上编写相应的软件程序，分别调试好后，结合硬件和软件，进行整体的调试。

（1）依照设计要求，提出相应的方案，构思好硬件设计的基本框架。

（2）依照硬件设计，挑选适合的器件。

（3）根据各模块的划分，进行焊接。

（4）对硬件进行调试，分析其可实现的功能。

（5）结合硬件，编写软件程序。

（6）对程序进行调试、仿真。

（7）结合硬件和软件，对整个系统进行调试，直至系统正常工作。

本次毕设主要运用EDA技术来完成一系列的开发，通过对HDB3码深入的学习以及相关视频的观看，我初步掌握了用FPGA来完成此次编译码器的开发设计。前提条件是对编码和译码的原理有充分的理解和懂得如何去运用。其次是对quartus编译软件和modelsim仿真软件深入的学习，能熟练操作这两款软件以及如何从编译到仿真这一过程的综合使用。紧接着开始代码的编写，结合硬件的设计，完成设计所实现的功能。最后对代码进行调试、分析、优化，实现整体功能。当然在设计的过程中也遇到了许多难题，因为HDB3码是双极性的，然而FPGA只能对单极性码进行处理，所以在实际操作中必须要外加辅助电路，这样才能实现单双极性的相互转换。最终经过软件仿真分析与实际开发板测试，编码器与译码器都能正常工作，达到了预期的结果。