拟运用的研究手段

通过基本技术的学习和设计分析，由于整个系统包含的内容较多，所用元件复杂，因而本设计拟采用将整体系统分为几大部分，分别对各个模块进行设计、调试，在将整体系统进行综合设计、连接，达到设计的效果，从而完成整体硬件系统。

硬件设计电路中，通过不同芯片官方网站相关芯片的性能对比，选择满足设计要求的型号。根据芯片数据手册提供的典型电路以及结合查询的相关设计资料完成电路的设计。并且将适当对个别模块直接采用现今已经较为成熟的研究技术，加以修改，以适应本涉及需要。采用QuartusII开发和ModelSim仿真测试，达到预定要求后，最后使用Altium Designer 6.9 EDA软件完成整个电路图的绘制和PCB电路板的设计。

本设计的主要内容

本论文主要的工作是:首先介绍DDS的原理和结构，根据DDS的结构、参数，对DDS输出信号的频谱进行理论分析，并对如何提高信号输出频率和波形质量等技术方法作了简要研究。提出了一种优化的32位累加器流水线技术，完成了该DDS信号发生器各模块设计及硬件实现。

系统的核心是FPGA模块，完成DDS部分的设计，内部采用SOPC设计，将NiosII 软核作为控制核心，最后通过USB与电脑相连完成人机界面控制，用于频率字和波形的输入与计算。完成了电路总体设计和各个模块的硬件设计，同时完成了相关系统软件的编制及系统调试;并对系统各主要模块进行仿真。

根据需要达到如下技术指标:

(l)输出信号频率范围100Hz～200KHz，频率分辨力小于≤100Hz。(2)具有方(矩形)波、正弦波、锯齿波、三角波等输出。并完成对整个系统的一些指标的测量，主要包括对输出频谱和频率精度的测量等。(3)输出波形幅度范围0～5V（峰-峰值），可按步进0.1V（峰-峰值）调整。(4) 具有显示输出波形的类型、重复频率（周期）和幅值的功能。

完成了哪些工作

本设计完成了以下工作:

(1)完成了该DDS信号发生器的电路的总体设计和各个模块的硬件设计。

(2)优化设计了32位流水线的相位累加器。

(3)利用Nios II软核进行频率字等的输入与计算，并完成了该模块的软硬件设计。

(4)波形生成部分采用了多种高性能的模拟集成电路，缩小了整个系统体积，提高系统的性能指标。

(5)完成了对整个系统的一些指标的测量。包括对输出频谱和频率精度的测量等。