本论文阐述了基于FPGA的高速并行数据传输系统的设计，此系统可实现数据高速、并行的可靠传输，能在传输过程中实现检错、纠错功能，且传输误码率低。

此系统采用Altera公司Cyclone V系列的5CSEMA5F31C6 FPGA核心板作为处理器，主要涉及数据发送、传输、接收模块。发送端使用MAX3232芯片进行电平转换，采用（7,4）汉明码对信号编码，能够实现一位纠错和故障检测功能，从而大大降低了误码率，提高了传输系统的可靠性；传输信道使用7根同轴电缆，实现信号高速并行传输，同时有利于降低信号衰减，提高抗干扰能力；接收端在数据同步提取后进行解码操作和故障分析，最后将传输结果通过RS232串行通信发送到PC，以便于观察系统的传输效果。该系统通过上位机程序测试系统稳定，而且每路信息通道的传输速率最高可达30Mbps。此外，该论文对系统的设计进行了细致的方案及原理分析，测试了在传输过程中出现问题后系统的反应，并对其性能进行评估。

本设计系统的主要由发送端、RS232接口、同轴电缆、接收端以及相应的输入输出显示设备构成。发送端、接收端的通信数据的发送和通信过程的控制是采用Cyclone V系列的5CSEMA5F31C6 作为主芯片，通过开发板上的按键进行控制。发送端可以通过PC端和FPGA开发板指示灯监测相关发送数据和通信状态；接收端通过VGA显示接受数据，以及是否有通信故障。

功能设计描述

此系统可实现数据高速、并行的可靠传输，在传输过程中也可实现纠错和故障检测功能，且传输误码率低。发送端使用MAX3232芯片进行电平转换，采用（7,4）汉明码对信号编码，能够实现一位纠错和故障检测功能，提高传输系统的可靠性；传输信道使用7根同轴电缆，有利于降低信号衰减；接收端在数据同步提取后进行解码操作和故障分析。

功能具体描述：

1、数据可实现并行传输，每次同时并行传输的有效数据位为4bit；

2、接收端配置RS232接口，根据传输协议将波特率配置为9600bps，可以传输任意1024bit数据到达接收端；

3、传输的误码率接近零；

4、系统在接收端通过VGA显示装置进行数据传输结果显示，便于观察和分析；

5、在传输过程中，当出现断路、短路、导线固定低或高电平时，接收器能报警检错，并且将发生错误的通道及故障具体情况通过VGA显示；

6、传输到PC端后能够自行分析和显示数据传输的传输效率和误码率，系统的总线传输速率可达30Mbps。