设计本系统要求系统的控制逻辑和ADC数据缓存需在CPLD器件上完成，并且通过采用F-RAM作为存储器，以及利用USB2.0总线与计算机相连，最终工作稳定可靠，满足要求。

在本次设计中，信号能完整存储和有足够的数据可以进行处理，重现信号特征是需要解决的重要问题。在外部信号首先经过模拟信号调理通道达到A/D芯片的输入要求，再通过A/D芯片将模拟信号转换成数字信号送入CPLD进行处理。当处理器发出“写命令”时，将数字信号送入FM24C256进行存储。当处理器发出“读命令”时，在控制模块的控制下将FM24C256内部数据读回CPLD内部，然后送回处理器处理。在整个数据处理过程中，关键是对FM24C256的存储进行有效的控制，以保证有足够的数据可进行分析处理，从而重现信号特征。 

根据记录器的实际应用需求，本文设计了以CPLD为控制中心，F-RAM存储器存储数据，USB2.0接口作为与计算机进行数据通信接口的高速数据采集存储系统，将数据快速可靠地传入计算机。

论文首先对课题研究背景、国内外发展现状进行了介绍，然后根据数据采集存储系统任务设计要求，在提出总体方案的基础上构建了数据采集存储电路系统框架，接着着重对数据采集存储系统电路的设计进行了详细说明，最后完成了VHDL控制程序的编写。

本文设计的数据采集存储系统电路是基于F-RAM（铁电存储器）设计的，它克服了随机存储器掉电数据丢失的问题，该系统能够在高压、高温、高过载等恶劣环境下完成采集存储任务，具有测试精度高、功耗低、性能稳定等优点，具有实际应用意义。

本文的内容结构安排如下：

第一章是绪论，主要介绍本课题的研究背景、意义及来源，表述数据采集系统、存储测试系统的定义，介绍国内外数据采集存储系统的发展历程、数据采集技术、存储测试技术以及铁电存储器的发展，最后表述本文的内容和结构；

第二章表述了FRAM基本特征及使用FRAM的优势；

第三章首先根据系统实现功能给出数据采集存储系统的整体设计方案;

第四章主要对数据采集存储系统电路的硬件设计进行了深入研究，给出各电路模块的电路图；

第五章是软件程序设计，主要介绍开发环境并利用VHDL语言编写AD转换控制模块、FRAM控制模块以及USB2.0控制模块的程序；

第六章是结论与展望，主要是全文的设计工作进行了总结，并提出今后需要提高和改进的地方。