本次设计的系统采用的是硬件仲裁判断。双口RAM 的与单片机的中断信号相连，若信号有效，即向单片机发出中断，表示CPLD已经在对双口RAM的同一单元读或写，单片机应稍作延时再对该单元操作。当CPLD一组数据接收完毕，需要通知8051取走数据，则向7005的1FFFH地址进行写操作，由7005发出中断信号，通知8051，此时，双口RAM 的被置0，右端口对该单元访问后，中断被释放，恢复为1，表示左端口可以对该单元进行读写。

值得注意的是，左右两端存取请求信号出现的时间差必须大于5ns，不然仲裁逻辑无法判断哪一边的存取请求信号出现在前。如果出现两端存取请求信号出现的时间差小于5ns的情况，仲裁逻辑将一边的信号置高，将另一边的信号置低，从而保证两个端口一个执行数据写入 ，另一端口进行数据读取，避免了冲突。

本文主要研究了单片机在数据采集中的应用，单片机从双口RAM中读取数据，然后通过RS-232标准接口总线将数据发送出去。

第四章主要讲述了单片机的外围电路，包括振荡电路和复位电路；单片机与双口的连接电路，由于单片机P0口的分时复用，故在此连接中应用到了地址锁存器74LS373，在本章中简要介绍了一下地址锁存器的结构，重点讲述了单片机是怎样对双口进行数据存取的；另外，单片机的串口发送电路中用到的RS-232串行接口标准以及电平转换芯片MAX232、串口发送数据的时序图都作了简要介绍。

本次设计在以前的基础上运用到了双口RAM，解决了CPU的速度与串口通信速度部匹配的问题。另外，普通的RAM只有单边地址、数据和控制接口，而双口RAM具有完全独立的双边地址、数据和控制总线，尤其是它拥有双边仲裁逻辑判断的功能，通过硬件判断或者是软件判断可以控制两边同时进行存取而不会发生冲突。这样就满足了现今所要求的高速数据采集的实时性，大大地提高了效率。系统选用的是硬件判优方案。当出现争用时，双口RAM的片内判优电路便确定一个有优先权的端口可以进行读写操作，另一个端口则要延迟，硬件判优电路把这个端口拉为低电平，以使该端口无效 。实践证明，用双口RAM构成的接口电路具有传送速率高、实时性好、可靠性高、电路简单等优点。